CLIPPEDIMAGE= JP403280582A

PAT-NO: JP403280582A

DOCUMENT-IDENTIFIER: JP 03280582 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: December 11, 1991

**INVENTOR-INFORMATION:** 

NAME

MATSUDA, HAJIME

**ASSIGNEE-INFORMATION:** 

NAME COUNTRY NEC CORP N/A

APPL-NO: JP02082690 APPL-DATE: March 29, 1990

INT-CL\_(IPC): H01L029/90

### ABSTRACT:

PURPOSE: To avoid influence of an irregularity in surface concentration of a P-type substrate by forming a PN junction of an N-type impurity diffused layer formed with N-type buried polysilicon as a diffusion source and a P-type impurity diffused layer of a lower part of a first recess formed in advance.

CONSTITUTION: A field oxide film 2 is formed by selectively oxidizing a P-type Si substrate 1, a thin oxide film on a diode forming region is removed, and the substrate 1 is selectively etched to form a first recess. Then, an oxide film is formed on the entire surface, entirely etched by an RIE method, only a side oxide film 4 remains, and the oxide film of the other region is removed. Thereafter, after a P-type impurity diffused layer 5 is formed, a polysilicon film is grown by a CVD method, only the polysilicon of the buried part remains, and the polysilicon of the other part is removed by etching. Then, impurity is injected into the polysilicon to form an N-type buried polysilicon 7, and heat treated to form an N-type impurity diffused layer 6. Subsequently, a thin oxide film 11 is formed on a part not covered with the film 2, and an interlayer insulating film 3, a contact opening and Al wirings 8 are eventually formed.

COPYRIGHT: (C)1991, JPO& Japio

# ⑩日本国特許庁(JP)

① 特許出願公開

# ® 公 開 特 許 公 報 (A) -平3-280582

@Int. Cl. 5

識別記号

庁内整理番号

@公開 平成3年(1991)12月11日

H 01 L 29/90

D 7638-4M

審査請求 未請求 請求項の数 2 (全4頁)

60発明の名称 半導体装置

②特 願 平2-82690 .

②出 願 平2(1990)3月29日

@発明者 松田

東京都港区芝5丁目33番1号 日本電気株式会社内

 東京都港区芝5丁目7番1号

四代 理 人 弁理士 内 原 晋

明 概 書

発明の名称

半導体裝置

#### 特許請求の範囲

1. 一導電型の半導体基板の所定領域にエッチングにより形成された第1の凹部と、

前記第1の凹部の側壁に形成された絶縁膜と、 前記第1の凹部に埋込まれた逆導電型のポリシ リコンと、

前記逆導電型のポリシリコン下部の前記半導体基板に、前記逆導電型のポリシリコンからの無拡散により形成された逆導電型の第1の拡散層と、

前記道導電型のポリシリコン下部の前記半導体 基板に形成された一導電型の第2の拡散限と、 を有することを特徴とする半導体装置。

2. 前記半導体基板の所定領域にエッチングにより形成された第2の凹部と、

前配第2の凹部の随壁に形成された絶縁膜と、

前記第2の凹部に埋込まれた一帯電型のポリシリコンと、

前記一導電型のポリシリコン下部の前記半導体 基板に、前記一導電型のポリシリコンからの無拡 散により形成された逆導電型の第3の拡散層と、 を有することを特徴とする請求項1記載の半導体 装置。

発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置に関し、特に内部電圧安定 回路等に用いるクランプ用PN接合ダイオードに 関する。

#### 〔従来の技術〕

内部電圧安定回路等に用いる従来のクランプ用PN接合ダイオードは、第3図に示す断面図のように、フィールド酸化膜2で分離されたP型SI 装板1の領域に、例えば、イオン注入でN型不純物を導入しアニールを行なうことにより形成したN型不純物領域6a、およびP型SI基板1によ り形成される P N 接合を用いていた。また、従来のクランプ用 P N 接合ダイオードの耐圧のコントロールは、フィールド酸化膜 2 下の濃度あるいは N 型不純物領域 6 a の形成を高濃度の砒素および低濃度な燐の 2 重イオン注入で行なう注入条件によって行なっていた。

## (発明が解決しようとする課題)

上述した従来のPN接合ダイオードは、構造が非常に簡単である点は良かったが、一方で次のような欠点を有していた。

第1に、クランア電圧(ブレークグウン電圧)がウィールド酸化膜2の膜厚のばらつ 器板1ののととである。 P型Si 器板1ののでは、 P型Si 器板1中ののが酸化膜が低下してしまう。 その厚が成立のように~1.0μm と原いるのでは、 フィールド酸化酸2のように~1.0μm と原いるのででのでは、 フィールド酸2のほうのでは、 フィールド酸2のほうのでとなり、 これがクラン電

圧のばらつきになる。

第2に、プレークダウンはN型不純物領域6aとP型Si基板1との界面におけるP型Si基板1をの界面におけるP型Si基板1要面近傍で起るため、プレークダウンには9年世上の指接が顕著ととには9年では5元とにおけることにN型を拡げることにより、クとが仮域6aとP型Si基板1をの界面におけるP型Si基板1を設置がある。の界面におけるP型Si基板1をの形像はフィールド酸化膜2からである。の形像はフィールド酸化膜2からであり、指接域のセシランでを正の変動し大きいものと

#### (課題を解決するための手段)

本発明の半導体装置は、一導電型の半導体基板の所定領域にエッチングにより形成された凹部と、凹部の側壁に形成された絶縁膜と、凹部に埋込まれた逆導電型のボリシリコンと、逆導電型のボリシリコン下部の半導体基板に逆導電型のボリシリコンからの熱拡散により形成された逆導電型

の第1の拡散層と、逆導電型のポリシリコン下部 の前記半導体基板に形成された一導電型の第2の 拡散層とを有している。

#### (実施例)

クランプ電圧の耐圧コントロールは、P型不純

次に、本実施例の構造を製造する方法について 説明する。

まず、P型Si基板1に選択酸化を行なってフィールド酸化膜2を形成し、ダイオード形成領域上の薄い酸化膜を除去した後、選択的にP型Si基板1のエッチングを行ない第1の凹部を形成する。

次に、例えば無骸化法により、表面全体に酸化 膜を形成する。この酸化膜は、頻整酸化膜となる っため、ダイオードの耐圧に充分耐る膜厚を要す。 続いて、全体にRIE法によるエッチング(エッ チバック)を行ない、頻繁酸化膜4のみを残し、 他の領域の酸化膜を除去する。

その後、フォトリソグラフィ技術およびイオン 注入技術により、P型不純物拡散層 5 を形成する。

次に、CVD法によりポリシリコン膜の成長を行ない、エッチバックを行なうことにより埋込み部分のポリシリコンのみを残し、他の部分のポリシリコンはエッチング除去する。この後、選が的にN型不純物拡散層を形成するための不純物をポリシリコン中に導入してN型埋込みポリシリコンやに導入して、N型不純物拡散層6を形成する。

次に、フィールド酸化膜2で覆われていない部分に、無酸化により薄い酸化膜11を形成する。 最後に、層面絶縁膜3,コンタクト閉口、Ag配

また、PN接合ダイオードのブレークダウンを起す箇所の近傍には正孔を補後しやすい酸化膜はほとんどなく、クランプ電圧の時間変動もほとんどないクランプ用PN接合ダイオードを実現できる

これらの効果は、導電型を逆転しても同様に得られる。

図面の簡単な説明

級8等を形成し、本実施例の半導体装置の構造を 完成する。

本実施例ではP型基板上のN型不純物拡散層でのPN接合について説明したが、N型基板上のP型不純物拡散層でのPN接合でも同等の効果が得られる。

第2図は、本発明の第2の実施例の断面図である。N型埋込みポリシリコン7、P型不純物拡散 履5、N型不純物拡散履6等の構造、形成方法は、第1の実施例と同じである。

P型SI基板1への電極を形成する場所は、シリーズ抵抗が最小になるように、最もP型不純物鉱散層5に近い領域にすべきである。N型埋込みポリシリコン7の形成方法と同様の方法により、P型埋込みポリシリコン10を形成し、N型地散制6を形成する時の無処理でP型不純物拡散層9も同時に形成する。

これにより、P型Si基板1側のシリーズ抵抗 を最小にすることが可能となる。

(発明の効果)

第1図は本発明の第1の実施例の断面図、第2図は本発明の第2の実施例の断面図、第3図は従来のPN接合ダイオードの断面図である。

1 … P型Si 基板、2 … フィールド酸化膜、3 … 周間絶縁膜、4 … 側壁酸化膜、5 , 9 … P型不純物拡散層、 6 … N型不純物拡散層、 7 … N型埋込みポリシリコン、8 … A 4 配線, 1 0 … P型埋込みポリシリコン、11 , 11 a … 薄い酸化膜。

代理人 弁理士 内 原 智